第一個臺積電2nm！AMD蘇姿豐宣布Zen6霄龍CPU明年見：性能、效率大增
11月9日消息，第個電n大增近日，臺積AMD公布2025年第三季財報，蘇姿不僅交出亮眼的豐宣營收成績單，AMD蘇姿豐博士更親自證實，霄龍性能效率其采用最先進2nm程技術(shù)、第個電n大增代號為Venice（威尼斯）的臺積第六代AMD EPYC（霄龍）處理器正按計劃進行，將如期在2026年正式發(fā)布。蘇姿
蘇姿豐在財報會議中重申，豐宣下一代EPYC威尼斯系列處理器將采用臺積電2nm制程技術(shù)，霄龍性能效率并搭載Zen 6架構(gòu)。第個電n大增
她確認(rèn)，臺積威尼斯芯片目前已進入實驗室階段，蘇姿表現(xiàn)極佳。豐宣相較于前一代的霄龍性能效率Zen 5架構(gòu)的都靈CPU，威尼斯在性能、效率與運算密度上達到了實質(zhì)性的成長。
今年4月份，AMD正式宣布，代號為Venice（威尼斯）的第六代AMD EPYC（霄龍）處理器成為業(yè)界首款完成流片（tape out），并采用臺積電先進2nm（N2）制程技術(shù)的高效能運算（HPC）產(chǎn)品。
現(xiàn)場，蘇姿豐與臺積電董事長兼總裁魏哲家一起手持Venice CCD，共同宣布了里程碑的一刻。
AMD表示，Venice預(yù)計將在2026年如期上市，有望早于傳統(tǒng)使用臺積電最新節(jié)點用戶的蘋果。
臺積電的N2制程是首個依賴全環(huán)繞柵極 （GAA） 納米片晶體管的工藝技術(shù)。恒定電壓下可將功耗降低 24%、35%，性能提高15%，同時與上一代 N3（3nm級）相比，晶體管密度提高1.15倍。
本文地址：http://www.bxbedu.com/html/90b6799842.html
版權(quán)聲明
本文僅代表作者觀點，不代表本站立場。
本文系作者授權(quán)發(fā)表，未經(jīng)許可，不得轉(zhuǎn)載。